

2003 年 1 月 15 日

**Ethernet 搭載 SH2 評価ボード**

**MiNET-SH7145F**

**取扱説明書**

**株式会社ミスポ**

|     |                     |    |
|-----|---------------------|----|
| 1.  | 特徴                  | 2  |
| 2.  | 製品概要                | 2  |
| 2.1 | 製品構成                | 2  |
| 2.2 | 外形図                 | 3  |
| 2.3 | ブロック図               | 4  |
| 3.  | 各部の説明と設定            | 5  |
| 3.1 | CPU                 | 5  |
| 3.2 | リセット回路              | 5  |
| 3.3 | WAIT 回路             | 5  |
| 3.4 | RAM                 | 5  |
| 3.5 | メモリマップ              | 6  |
| 3.6 | LAN                 | 7  |
| 3.7 | シリアル I/F            | 8  |
| 3.8 | スイッチ、LED            | 8  |
| 3.9 | AUD/H-UDI デバッガとの接続  | 9  |
| 4.  | 各種設定一覧              | 10 |
| 4.1 | スイッチ設定              | 10 |
| 4.2 | ジャンパ設定              | 10 |
| 4.3 | ジャンパ抵抗、他の設定         | 11 |
| 4.4 | CPU 端子設定例           | 12 |
| 4.5 | レジスタ設定例             | 14 |
| 4.6 | その他、注意点             | 18 |
| 5.  | コネクタ信号表             | 19 |
| 5.1 | HCN1-2              | 19 |
| 5.2 | HCN3                | 20 |
| 5.3 | HCN4-5              | 21 |
| 5.4 | CN1-5, CNJ1-2, NCN1 | 22 |
| 5.5 | NCN1                | 23 |
| 5.6 | SCN1-2              | 23 |
| 5.7 | AUD                 | 24 |
| 6.  | 仕様                  | 25 |
| 7.  | 資料                  | 26 |
| 7.1 | 外形寸法図               | 26 |
| 7.2 | 回路図                 | 27 |

## 1. 特徴

- ・高性能な32bitCPUであるSH7145と Ethernetを、コンパクトな 1ボードに集積。
- ・CPU内蔵周辺として、I/Oポート、マルチファンクションタイマパルスユニット、コンペアマッチタイマ、ウォッチドッグタイマ、シリアル(SCI)×4CH、A/D、DMAC、データトランスファコントローラを搭載。
- ・CPUのオンチップデバッグ機能を使い、高機能なAUDデバッガでICE並のデバッグが可能、また変換アダプタにより安価なH-UDIデバッガにも対応。
- ・512KBの高速SRAMを搭載し、高速動作が可能。
- ・株式会社ミスポ製TCP/IPプロトコルスタック付き μ ITRON4.0仕様リアルタイムOS「NORTi Version 4」で標準対応。

## 2. 製品概要


### 2.1 製品構成

本製品には以下の物が含まれています。

- |                    |     |
|--------------------|-----|
| ・ MiNET-SH7145Fボード | × 1 |
| ・ DC5V供給用ケーブル      | × 1 |
| ・ ACアダプタ           | × 1 |
| ・ 取扱説明書(本書)と回路図    | × 1 |



## 2.3 ブロック図



MiNET-SH7145 ボード・ブロック図


### 3. 各部の説明と設定

#### 3.1 CPU

CPUはHD64F7145F50を採用しています。


#### 3.2 リセット回路

リセットIC MAX809により確実なリセットパルスが得られます。  
RESETスイッチおよび外部リセット入力(TP3)によるリセットができます。



#### 3.3 WAIT 回路


CPUへのWAIT入力は、LAN91C111からの信号と外部からの信号(HCN3.38)をORしてあります。



#### 3.4 RAM

高速の4Mbit (512KB、16bit接続) SRAMを搭載し、バッテリー・バックアップが可能です。

### 3.5 メモリマップ



注) 通常はモード 2 にて使用して下さい。

### 3.6 LAN

SMSC LAN91C111を使用し、10/100BASE-TによるLAN接続が可能です。

#### LAN91C111レジスタマップ概要

| アドレス       | BANK0     | BANK1   | BANK2       | BANK3    |
|------------|-----------|---------|-------------|----------|
| 0x00C10000 | TCR       | CONFIG  | MMU COMMAND | MT0-1    |
| 0x00C10002 | EPHSTATUS | BASE    | PNR         | MT2-3    |
| 0x00C10004 | RCR       | IA0-1   | FIFO PORTS  | MT4-5    |
| 0x00C10006 | COUNTER   | IA2-3   | POINTER     | MT6-7    |
| 0x00C10008 | MIR       | IA4-5   | DATA        | MGMT     |
| 0x00C1000A | RPCR      | GENERAL | DATA        | REVISION |
| 0x00C1000C | RESERVED  | CONTROL | INTERRUPT   | ERCV     |
| 0x00C1000E | BANK      | BANK    | BANK        | BANK     |

LAN91C111 はレジスタアクセス時バイトスワップ（上位バイト下位バイトが逆になる）されています。

#### BANKレジスタ

| アドレス               | bit位置 | bit名  | 内容            |
|--------------------|-------|-------|---------------|
| 0x00C1000E<br>BANK | 15-11 | -     | 無効            |
|                    | 10-8  | BS2-0 | BANKの選択       |
|                    | 7-0   | -     | Reserve(0x33) |

詳細はLAN91C111のデータシートをご覧ください。



### 3.7 シリアル I/F

4チャンネル・シリアルポートの内、SCI0/SCI1がD-sub9Pコネクタに接続されており、SCI2は2.5 のステレオミニジャックもしくは3Pのコネクタに接続されています、またSCI3はCPU端子に抵抗を通して直接6Pinコネクタに接続しています。

### 3.8 スイッチ、LED

外部I/Oを使用して4bitのスイッチ入力と、4bitのシリアル信号のステータス入力と4bitのLED出力と4bitのロジック出力が出来ます。

注) CPU内蔵レジスタ用のI/Oマクロを使わずアクセスして下さい。  
CN6は未実装。

#### 0x00C0000 LEDポート

| Bit位置 | LED   | 内容              |
|-------|-------|-----------------|
| 0     | LED1  | '1'で点灯 / '0'で消灯 |
| 1     | LED2  | '1'で点灯 / '0'で消灯 |
| 2     | LED3  | '1'で点灯 / '0'で消灯 |
| 3     | LED4  | '1'で点灯 / '0'で消灯 |
| Bit位置 | CN6   | 内容              |
| 4     | CN6.2 | '1'で'H'出力       |
| 5     | CN6.3 | '1'で'H'出力       |
| 6     | CN6.4 | '1'で'H'出力       |
| 7     | CN6.5 | '1'で'H'出力       |


注) 書込みのみ(読出不可) ビット操作する場合には注意して下さい。

#### 0x00C0001 スイッチ・ポート


| Bit位置 | スイッチ  | 内容               |
|-------|-------|------------------|
| 0     | SW1.1 | ONで'0' / OFFで'1' |
| 1     | SW1.2 | ONで'0' / OFFで'1' |
| 2     | SW1.3 | ONで'0' / OFFで'1' |
| 3     | SW1.4 | ONで'0' / OFFで'1' |
| Bit位置 | 信号名   | 内容               |
| 4     | nDSR0 | SCI0のDSR信号状態     |
| 5     | nDCD0 | SCI0のDCD信号状態     |
| 6     | nCTS0 | SCI0のCTS信号状態     |
| 7     | nCTS1 | SCI1のCTS信号状態     |

### 3.9 AUD/H-UDI デバッガとの接続

- DCN1へAUDデバッガを接続できます、変換アダプタを使う事でH-UDIデバッガにも接続可能です。
- AUD/H-UDIデバッガを使用する場合、SW2.4をOFFにして下さい。
- デバッガのRESET出力をTP3(RESETIN)へ接続して下さい。
- CPUの制限により、AUD/H-UDI使用時はSCI2が使用できません。



#### 4. 各種設定一覧



##### 4.1 スイッチ設定

| 初期 | MD0<br>SW2.1 | MD1<br>SW2.2 | FWE<br>SW2.3 | DEBUG<br>SW2.4 | 内容               |
|----|--------------|--------------|--------------|----------------|------------------|
|    | ON           | ON           | ON           | ON             | モード2 通常動作        |
|    | ON           | OFF          | ON           | OFF            | モード2 デバッグモード     |
|    | -            | ON           | OFF          | ON             | ブート・モード(オンボード書込) |

クロックモード3 ( P = × 2、 = × 4 ) デフォルトXTAL=12.288MHz


注) ブート・モード時はSCN2が使用されます、P Cとはクロスケーブルで接続して下さい、またライタのボーレートは57600bps ( 調歩同期のMAX ) 以下に設定して下さい。

##### 4.2 ジャンパ設定

###### JP1 LAN91C111 シリアル EEPROM 設定

| 初期 | 位置   | 内容           |
|----|------|--------------|
|    | 1-2  | シリアルEEPROM無視 |
|    | OPEN | シリアルEEPROM有効 |

### 4.3 ジャンパ抵抗、他の設定



R53(1K 抵抗) バッテリ・バックアップ用チャージ抵抗

| 初期 | 実装 | 内容                              |
|----|----|---------------------------------|
|    | 有  | 二次電池使用時(抵抗値は使用する電池の規格に合わせてください) |
|    | 無  | リチウム一次電池使用時(3V品)                |

R69(0 抵抗) シリアルnCTS0割込み選択

| 初期 | 実装 | 内容                  |
|----|----|---------------------|
|    | 有  | nCTS0をPA2(nIRQ0)に接続 |
|    | 無  | PA2は他の用途に使用         |

R70(0 抵抗) シリアルnCTS1割込み選択

| 初期 | 実装 | 内容                  |
|----|----|---------------------|
|    | 有  | nCTS1をPA5(nIRQ1)に接続 |
|    | 無  | PA5は他の用途に使用         |

R4(0 抵抗) シリアルnRI\_0割込み選択

| 初期 | 実装 | 内容                  |
|----|----|---------------------|
|    | 有  | nRI_0をPA8(nIRQ2)に接続 |
|    | 無  | PA8は他の用途に使用         |

#### 4.4 CPU 端子設定例

##### CPU 端子設定例 ( 1 / 2 )

| Pin No                          | 端子名                 | I/O | 端子設定   | 内容              |
|---------------------------------|---------------------|-----|--------|-----------------|
| 130                             | PA0/RXD0            | I   | RXD0   | SCI0-RXD0       |
| 131                             | PA1/TXD0            | O   | TXD0   | SCI0-TXD0       |
| 132                             | PA2/SCK0/DREQ0/IRQ0 | I   | nIRQ0  | SCI0-nCTS0      |
| 133                             | PA3/RXD1            | I   | RXD1   | SCI1-RXD1       |
| 134                             | PA4/TXD1            | O   | TXD1   | SCI1-TXD1       |
| 136                             | PA5/SCK1/DREQ1/IRQ1 | I   | nIRQ1  | SCI1-nCTS1      |
| 54                              | PA6/TCLKA/CS2       | O   | PA6    | SCI0-nDTR0      |
| 53                              | PA7/TCLKB/CS3       | O   | PA7    | SCI0-nRTS0      |
| 52                              | PA8/TCLKC/IRQ2      | I   | nIRQ2  | SCI0-nRI_0      |
| 51                              | PA9/TCLKD/IRQ3      | I   | nIRQ3  | SCI3-nCTS3      |
| 50                              | PA10/CS0            | O   | nCS0   | チップセレクト0 ( 空き ) |
| 49                              | PA11/CS1            | O   | nCS1   | RAM用チップセレクト     |
| 48                              | PA12/WRL            | O   | nWRL   | 下位バイトライト        |
| 47                              | PA13/WRH            | O   | nWRH   | 上位バイトライト        |
| 43                              | PA14/RD             | O   | nRD    | リード             |
| 107                             | PA15/CK             | O   | CK     | CPUクロック ( 未使用 ) |
| 100                             | PA16/AUDSYNC        | O   | PA16   | SCI1-nRTS1      |
| 101                             | PA17/WAIT           | I   | nWAIT  | ウェイト入力          |
| 33                              | PA18/BREQ/DRAK0     | O   | PA18   | ポート'H'出力        |
| 30                              | PA19/BACK/DRAK1     | O   | PA19   | ポート'H'出力        |
| 29                              | PA20                | O   | PA20   | ポート'H'出力        |
| 4                               | PA21                | O   | PA21   | ポート'H'出力        |
| 3                               | PA22/WRHL           | O   | PA22   | ポート'H'出力        |
| 1                               | PA23/WRHH           | O   | PA23   | ポート'H'出力        |
| 25                              | PB0/A16             | O   | A16    | アドレス            |
| 27                              | PB1/A17             | O   | A17    | アドレス            |
| 31                              | PB2/IRQ0/POE0/SCL0  | O   | PB2    | ポート'H'出力        |
| 32                              | PB3/IRQ1/POE1/SDA0  | O   | PB3    | ポート'H'出力        |
| 34                              | PB4/IRQ2/POE2       | O   | PB4    | ポート'H'出力        |
| 36                              | PB5/IRQ3/POE3       | O   | PB5    | ポート'H'出力        |
| 37                              | PB6/IRQ4/A18/BACK   | O   | A18    | アドレス            |
| 38                              | PB7/IRQ5/A19/BREQ   | O   | A19    | アドレス            |
| 39                              | PB8/IRQ6/A20/WAIT   | I   | nIRQ6  | 割込み ( 空き )      |
| 41                              | PB9/IRQ7/A21/ADTRG  | I   | nIRQ7  | nINT_LAN        |
| 7-11,13,<br>15-24               | PC0/A0-PC15/A15     | O   | A0-A15 | アドレスバス          |
| 73-76,78,<br>80-84,86,<br>88-92 | PD15/D15-PD0/D0     | I/O | D15-D0 | データバス           |

## CPU 端子設定例 ( 2 / 2 )

| Pin No | 端子名                      | I/O | 端子設定      | 内容                  |
|--------|--------------------------|-----|-----------|---------------------|
| 72     | PD16/D16/IRQ0/AUDATA0    | I/O | AUDATA0   | AUDで使用              |
| 71     | PD17/D17/IRQ1/AUDATA1    | I/O | AUDATA1   | AUDで使用              |
| 69     | PD18/D18/IRQ2/AUDATA2    | I/O | AUDATA2   | AUDで使用              |
| 68     | PD19/D19/IRQ3/AUDATA3    | I/O | AUDATA3   | AUDで使用              |
| 67     | PD20/D20/IRQ4/AUDRST     | I   | nAUDRST   | AUDで使用              |
| 66     | PD21/D21/IRQ5/AUDMD      | I   | AUDMD     | AUDで使用              |
| 65     | PD22/D22/IRQ6/AUDCK      | I/O | AUDCK     | AUDで使用              |
| 64     | PD23/D23/IRQ7/AUDSYNC    | I/O | nAUDSYNC  | AUDで使用              |
| 62     | PD24/D24/DREQ0           | O   | PD24      | ポート'H'出力            |
| 60     | PD25/D25/DREQ1           | O   | PD25      | ポート'H'出力            |
| 59     | PD26/D26/DACK0           | O   | PD26      | ポート'H'出力            |
| 58     | PD27/D27/DACK1           | O   | PD27      | ポート'H'出力            |
| 57     | PD28/D28/CS2             | O   | nCS2      | チップセレクト2 ( 空き )     |
| 56     | PD29/D29/CS3             | O   | nCS3      | LAN/SW,LED用         |
| 46     | PD30/D30/IRQOUT          | O   | PD30      | ポート'H'出力            |
| 45     | PD31/D31/ADTRG           | O   | PD31      | ポート'H'出力            |
| 35     | ASEBRKAK                 | O   | nASEBRKAK | AUDで使用              |
| 42     | Vss(DBGMD)               | I   | DBGMD     | 'L':NOMAL/'H':DEBUG |
| 109    | PE0/TIOC0A/DREQ0/AUDCK   | O   | PE0       | ポート'H'出力            |
| 110    | PE1/TIOC0B/DRAK0/AUDMD   | O   | PE1       | ポート'H'出力            |
| 111    | PE2/TIOC0C/DREQ1/AUDRST  | O   | PE2       | ポート'H'出力            |
| 113    | PE3/TIOC0D/DRAK1/AUDATA3 | O   | PE3       | ポート'H'出力            |
| 114    | PE4/TIOC1A/RXD3/AUDATA2  | I   | RXD3      | SCI3                |
| 115    | PE5/TIOC1B/TXD3/AUDATA1  | O   | TXD3      | SCI3                |
| 116    | PE6/TIOC2A/SCK3/AUDATA0  | O   | PE6       | SCI3-nRTS3          |
| 137    | PE7/TIOC2B/RXD2          | I   | RXD2      | SCI2                |
| 138    | PE8/TIOC3A/SCK2/TMS      | I   | TMS       | AUD/H-UDI           |
| 139    | PE9/TIOC3B/TRST/SCK3     | I   | nTRST     | AUD/H-UDI           |
| 140    | PE10/TIOC3C/TXD2/TDI     | I   | TDI       | AUD/H-UDI / (O)TXD2 |
| 142    | PE11/TIOC3D/TDO/RXD3     | I   | TDO       | AUD/H-UDI           |
| 143    | PE12/TIOC4A/TCK/TXD3     | I   | TCK       | AUD/H-UDI           |
| 144    | PE13/TIOC4B/MRES         | O   | PE13      | ポート'H'出力            |
| 2      | PE14/TIOC4C/DACK0        | O   | PE14      | ポート'H'出力            |
| 5      | PE15/TIOC4D/DACK1/IRQOUT | O   | PE15      | ポート'H'出力            |
| 118    | PF0/AN0                  | I   | AN0       |                     |
| 119    | PF1/AN1                  | I   | AN1       |                     |
| 120    | PF2/AN2                  | I   | AN2       |                     |
| 121    | PF3/AN3                  | I   | AN3       |                     |
| 122    | PF4/AN4                  | I   | AN4       |                     |
| 123    | PF5/AN5                  | I   | AN5       |                     |
| 125    | PF6/AN6                  | I   | AN6       |                     |
| 126    | PF7/AN7                  | I   | AN7       |                     |

#### 4.5 レジスタ設定例

##### レジスタ設定例 ( 1 / 4 )

| アドレス<br>レジスタ名                    | bit<br>位置 | bit名      | 設定値           | 内容               |
|----------------------------------|-----------|-----------|---------------|------------------|
| 0xFFFF8618<br>SYSCR<br>(0xC3)    | 7-2       | -         | 110000        | Reserve          |
|                                  | 1         | AUDSRST   | 1             | AUDリセット解除        |
|                                  | 0         | RAME      | 1             | 内蔵RAM有効          |
| 0xFFFF861C<br>MSTCR1<br>(0xF030) | 15-12     | -         | 1111          | Reserve          |
|                                  | 11        | MSTP27    | 0             | 内蔵RAMスタンバイ解除     |
|                                  | 10        | MSTP26    | 0             | 内蔵ROMスタンバイ解除     |
|                                  | 9-8       | MSTP25-24 | 00            | DTC/DMACスタンバイ解除  |
|                                  | 7-6       | -         | 00            | Reserve          |
|                                  | 5         | MSTP21    | 1             | IICバススタンバイ       |
|                                  | 4         | -         | 1             | Reserve          |
|                                  | 3         | MSTP19    | 0             | SCI3スタンバイ解除      |
|                                  | 2         | MSTP18    | 0             | SCI2スタンバイ解除      |
|                                  | 1         | MSTP17    | 0             | SCI1スタンバイ解除      |
|                                  | 0         | MSTP16    | 0             | SCIOスタンバイ解除      |
| 0xFFFF861E<br>MSTCR2<br>(0xC0F0) | 15-14     | -         | 11            | Reserve          |
|                                  | 13        | MSTP13    | 0             | MTUスタンバイ解除       |
|                                  | 12        | MSTP12    | 0             | CMTスタンバイ解除       |
|                                  | 11-6      | -         | 000011        | Reserve          |
|                                  | 5         | MSTP5     | 1             | A/D1スタンバイ        |
|                                  | 4         | MSTP4     | 1             | A/D0スタンバイ        |
|                                  | 3         | MSTP3     | 0             | AUDスタンバイ解除       |
|                                  | 2         | MSTP2     | 0             | HUDIスタンバイ解除      |
|                                  | 1         | -         | 0             | Reserve          |
| 0                                | MSTP0     | 0         | UBCスタンバイ解除    |                  |
| 0xFFFF8620<br>BCR1<br>(0x600F)   | 15-14     | -         | 01            | Reserve          |
|                                  | 13        | MTURWE    | 1             | MTU制御レジスタアクセス許可  |
|                                  | 12-8      | -         | 00000         | Reserve          |
|                                  | 7-4       | A3LG-A0LG | 0000          | A3SZ-A0SZに従う     |
|                                  | 3         | A3SZ      | 1             | CS3空間は16bit幅     |
|                                  | 2         | A2SZ      | 1             | CS2空間は16bit幅     |
|                                  | 1         | A1SZ      | 1             | CS1空間は16bit幅     |
| 0                                | A0SZ      | 1         | CS0空間は16bit幅  |                  |
| 0xFFFF8622<br>BCR2<br>(0x1158)   | 15-14     | IW31-30   | 00            | CS3サイクル間に0アイドル   |
|                                  | 13-12     | IW21-20   | 01            | CS2サイクル間に1アイドル   |
|                                  | 11-10     | IW11-10   | 00            | CS1サイクル間に0アイドル   |
|                                  | 9-8       | IW01-00   | 01            | CS0サイクル間に1アイドル   |
|                                  | 7         | CW3       | 0             | CS3連続アクセス時に0アイドル |
|                                  | 6         | CW2       | 1             | CS2連続アクセス時に1アイドル |
|                                  | 5         | CW1       | 0             | CS1連続アクセス時に0アイドル |
|                                  | 4         | CW0       | 1             | CS0連続アクセス時に1アイドル |
|                                  | 3         | SW3       | 1             | CS3空間アサート拡張      |
|                                  | 2         | SW2       | 0             | CS2空間アサート拡張無し    |
|                                  | 1         | SW1       | 0             | CS1空間アサート拡張無し    |
| 0                                | SW0       | 0         | CS0空間アサート拡張無し |                  |

## レジスタ設定例 ( 2 / 4 )

| アドレス<br>レジスタ名                    | bit<br>位置 | bit名   | 設定値       | 内容  |
|----------------------------------|-----------|--------|-----------|---|
| 0xFFFF8624<br>WCR1<br>(0x2111)   | 15-12     | W33-30 | 0010      | CS3空間2ウェイト  |
|                                  | 11-8      | W23-20 | 0001      | CS2空間1ウェイト  |
|                                  | 7-4       | W13-10 | 0001      | CS1空間1ウェイト  |
|                                  | 3-0       | W03-00 | 0001      | CS0空間1ウェイト  |
| 0xFFFF8626<br>WCR2<br>(0x0002)   | 15-8      | -      | 00000000  | Reserve   |
|                                  | 7-4       | -      | 0000      | Reserve   |
|                                  | 3-0       | DSW3-0 | 0010      | DMA 2ウェイト   |
| 0xFFFF8388<br>PACRH<br>(0x0004)  | 15-14     | PA23MD | 00        | PA23(未使用)   |
|                                  | 13-12     | PA22MD | 00        | PA22(未使用)   |
|                                  | 11-10     | PA21MD | 00        | PA21(未使用)   |
|                                  | 9-8       | PA20MD | 00        | PA20(未使用)   |
|                                  | 7-6       | PA19MD | 00        | PA19(未使用)   |
|                                  | 5-4       | PA18MD | 00        | A18(未使用)  |
|                                  | 3-2       | PA17MD | 01        | WAIT  |
| 0xFFFF8380                       | 15-0      | PADRH  | (0x00FD)  | 出力ポート初期値'H'   |
| 0xFFFF8384<br>PA1ORH<br>(0x00FD) | 15-8      | -      | 00000000  | Reserve   |
|                                  | 7-2       | -      | 111111    | PA23-PA18出力(未使用)                                    |
|                                  | 1         | -      | 0         | PA15無効(WAIT)  |
|                                  | 0         | -      | 1         | PA16出力(RTS1)  |
| 0xFFFF838C<br>PACRL1<br>(0x555A) | 15-14     | PA15MD | 01        | CK(未使用)   |
|                                  | 13-12     | PA14MD | 01        | RD  |
|                                  | 11-10     | PA13MD | 01        | WRH   |
|                                  | 9-8       | PA12MD | 01        | WRL   |
|                                  | 7-6       | PA11MD | 01        | CS1(RAM)  |
|                                  | 5-4       | PA10MD | 01        | CS0(未使用)  |
|                                  | 3-2       | PA9MD  | 10        | IRQ3(CTS3)  |
|                                  | 1-0       | PA8MD  | 10        | IRQ2(RI_0)  |
| 0xFFFF838E<br>PACRL2<br>(0x0D75) | 15-14     | PA7MD  | 00        | PA7(RTS0)   |
|                                  | 13-12     | PA6MD  | 00        | PA6(DTR0)   |
|                                  | 11-10     | PA5MD  | 11        | IRQ1(CTS1)  |
|                                  | 9-8       | PA4MD  | 01        | TXD1  |
|                                  | 7-6       | PA3MD  | 01        | RXD1  |
|                                  | 5-4       | PA2MD  | 11        | IRQ0(CTS0)  |
|                                  | 3-2       | PA1MD  | 01        | TXD0  |
|                                  | 1-0       | PA0MD  | 01        | RXD0  |
| 0xFFFF8382                       | 15-0      | PADRL  | (0x00C0)  | 出力ポート初期値'H'   |
| 0xFFFF8386<br>PA1ORL<br>(0x00C0) | 15-8      | -      | 00000000  | PA15-PA8 無効(CK, RD, WRH, WRL, CS1, CS0, IRQ3, IRQ2) |
|                                  | 7         | -      | 1         | PA7出力(RTS0)   |
|                                  | 6         | -      | 1         | PA6出力(DTR0)   |
|                                  | 5-0       | -      | 000000    | PA5-PA0無効(IRQ1, TXD1, RXD1, IRQ0, TXD0, RXD0)       |
| 0xFFFF8398<br>PBCR1<br>(0x0005)  | 15-12     | -      | 0000      | Reserve   |
|                                  | 11        | PB3MD2 | 0         | PB3(未使用)  |
|                                  | 10        | PB2MD2 | 0         | PB2(未使用)  |
|                                  | 9-4       | -      | 000000    | Reserve   |
|                                  | 3-2       | PB9MD  | 01        | IRQ7(LAN91C111)                                     |
| 1-0                              | PB8MD     | 01     | IRQ6(未使用) |   |



レジスタ設定例 ( 3 / 4 )

| アドレス<br>レジスタ名                    | bit<br>位置 | bit名         | 設定値      | 内容                              |
|----------------------------------|-----------|--------------|----------|---------------------------------|
| 0xFFFF839A<br>PBCR2<br>(0xA005)  | 15-14     | PB7MD        | 10       | A19                             |
|                                  | 13-12     | PB6MD        | 10       | A18                             |
|                                  | 11-10     | PB5MD        | 00       | PB5(未使用)                        |
|                                  | 9-8       | PB4MD        | 00       | PB4(未使用)                        |
|                                  | 7-6       | PB3MD        | 00       | PB3(未使用)                        |
|                                  | 5-4       | PB2MD        | 00       | PB2(未使用)                        |
|                                  | 3-2       | PB1MD        | 01       | A17                             |
|                                  | 1-0       | PB0MD        | 01       | A16                             |
| 0xFFFF8390                       | 15-0      | PBDR         | (0x003C) | 出力ポート初期値'H'                     |
| 0xFFFF8394<br>PB1OR<br>(0x003C)  | 15-10     | -            | 000000   | Reserve                         |
|                                  | 9-6       | -            | 0000     | PB9-PB6無効(IRQ7, IRQ6, A19, A18) |
|                                  | 5-2       | -            | 1111     | PB5-PB2出力(未使用)                  |
|                                  | 1-0       | -            | 00       | PB1-PB0無効(A17, A16)             |
| 0xFFFF839C<br>PCCR               | 15-0      | PC15MD-PC0MD | (0xFFFF) | アドレス(A15-0)                     |
| 0xFFFF83A8<br>PDCRH1<br>(0x0A00) | 15-14     | PD31MD       | 00       | PD31(未使用)                       |
|                                  | 13-12     | PD30MD       | 00       | PD30(未使用)                       |
|                                  | 11-10     | PD29MD       | 10       | CS3 (LAN91C111)                 |
|                                  | 9-8       | PD28MD       | 10       | CS2 (未使用)                       |
|                                  | 7-6       | PD27MD       | 00       | PD27(未使用)                       |
|                                  | 5-4       | PD26MD       | 00       | PD26(未使用)                       |
|                                  | 3-2       | PD25MD       | 00       | PD25(未使用)                       |
|                                  | 1-0       | PD24MD       | 00       | PD24(未使用)                       |
| 0xFFFF83AA<br>PDCRH2<br>(0xFFFF) | 15-14     | PD23MD       | 11       | AUDSYNC                         |
|                                  | 13-12     | PD22MD       | 11       | AUDCK                           |
|                                  | 11-10     | PD21MD       | 11       | AUDMD                           |
|                                  | 9-8       | PD20MD       | 11       | AUDRST                          |
|                                  | 7-6       | PD19MD       | 11       | AUDATA3                         |
|                                  | 5-4       | PD18MD       | 11       | AUDATA2                         |
|                                  | 3-2       | PD17MD       | 11       | AUDATA1                         |
|                                  | 1-0       | PD16MD       | 11       | AUDATA0                         |
| 0xFFFF83A0                       | 15-0      | PDDRH        | (0xCF00) | 出力ポート初期値'H'                     |
| 0xFFFF83A4<br>PD1ORH<br>(0xCF00) | 15-14     | -            | 11       | PD31-PD30出力(未使用)                |
|                                  | 13-12     | -            | 00       | PD29-PD28無効(CS3, CS2)           |
|                                  | 11-8      | -            | 1111     | PD27-PD24出力(未使用)                |
|                                  | 7-0       | -            | 00000000 | PD23-PD16無効(AUD) *              |
| 0xFFFF83AC<br>PDCRL1             | 15-0      | PD(15-0)MD1  | (0xFFFF) | D15-D0                          |
| 0xFFFF83AE<br>PDCRL2             | 15-0      | PD(15-0)MD0  | (0x0000) | D15-D0                          |
| 0xFFFF83B8<br>PECRL1<br>(0x0020) | 15-14     | PE15MD       | 00       | PE15(未使用)                       |
|                                  | 13-12     | PE14MD       | 00       | PE14(未使用)                       |
|                                  | 11-10     | PE13MD       | 00       | PE13(未使用)                       |
|                                  | 9-8       | PE12MD       | 00       | PE12(TCK)                       |
|                                  | 7-6       | PE11MD       | 00       | PE11(TDO)                       |
|                                  | 5-4       | PE10MD       | 10       | TXD2(TDI)                       |
|                                  | 3-2       | PE9MD        | 00       | PE9(TRST)                       |
|                                  | 1-0       | PE8MD        | 00       | PE8(TMS)                        |

### レジスタ設定例 ( 4 / 4 )

| アドレス<br>レジスタ名                    | bit<br>位置 | bit名  | 設定値      | 内容               |
|----------------------------------|-----------|-------|----------|------------------|
| 0xFFFF83BA<br>PECRL2<br>(0x8A00) | 15-14     | PE7MD | 10       | RXD2(未使用)        |
|                                  | 13-12     | PE6MD | 00       | PE6(RTS3)        |
|                                  | 11-10     | PE5MD | 10       | TXD3(未使用)        |
|                                  | 9-8       | PE4MD | 10       | RXD3(未使用)        |
|                                  | 7-6       | PE3MD | 00       | PE3(未使用)         |
|                                  | 5-4       | PE2MD | 00       | PE2(未使用)         |
|                                  | 3-2       | PE1MD | 00       | PE1(未使用)         |
|                                  | 1-0       | PE0MD | 00       | PE0(未使用)         |
| 0xFFFF83B0                       | 15-0      | PEDRL | (0xE04F) | 出力ポート初期値'H'      |
| 0xFFFF83B4<br>PEIORL<br>(0xE04F) | 15-13     | -     | 111      | PE15-PE13出力(未使用) |
|                                  | 12-8      | -     | 00000    | PE12-PE8無効(HUDI) |
|                                  | 7         | -     | 0        | PE7無効(RXD2)      |
|                                  | 6         | -     | 1        | PE6出力(RTS3)      |
|                                  | 5         | -     | 0        | PE5無効(TXD3)      |
|                                  | 4         | -     | 0        | PE4無効(RXD3)      |
|                                  | 3-0       | -     | 1111     | PE3-PE0出力(未使用)   |
| 0xFFFF87F8<br>PPCR (0x00)        | 7-1       | -     | 0000000  | Reserve          |
|                                  | 0         | MZIZE | 0        | ハイインピーダンスにする     |

設定はこの表の順に行ってください。

#### 4 . 6 その他、注意点

- ・ SCI2はAUD/H-UDI デバッガ使用時には動作しません。
- ・ モジュールスタンバイコントロールレジスタの設定忘れに注意して下さい。
- ・ LED用のポートは読出し不可ですのでビット制御には工夫が必要です。
- ・ 外部I/O制御にはCPU内蔵レジスタ制御用のマクロではオフセットが追加されるため使用出来ませんので注意して下さい。
- ・ AUD/H-UDI デバッガを接続する際にはコネクタがDCN1にささった状態にてRESET端子の取り付け、取り外しを行って下さい。
- ・ AUD/H-UDI デバッガを使用するには最低BCR1, PDCRH2をデバッガの設定で初期化する必要があります、また設定値はプログラムで設定する値と同じにして下さい。
- ・ AUD/H-UDI デバッガにはROM保護機能が付いているため特定番地にキーコードを埋め込まなければ起動しません。
- ・ RAM上でプログラムを実行中に、バス設定の変更を行わないで下さい。
- ・ AUD/H-UDI デバッガで動作中にバス設定(RAMアドレス関連のポート含む)のレジスタを初期化することも、上記と同様でハングアップの原因となりやすいので注意してください。
- ・ AUD/H-UDI デバッガ使用時、なんらかの原因で復帰出来なくなった場合はデバッガの初期化を行い、プログラムを再ロードして下さい。
- ・ ブート・モード時はSCN2が使用されます、PCとはクロスケーブルで接続して下さい、ライタのボーレートは57600bps (調歩同期のMAX) 以下に設定して下さい。

## 5. コネクタ信号表

### 5.1 HCN1-2

#### HCN1(拡張コネクタ 1)

| No | I/O | 信号名          | No | I/O | 信号名          |
|----|-----|--------------|----|-----|--------------|
| 1  | -   | GND          | 2  | I/O | PD16/AUDATA0 |
| 3  | I/O | PD17/AUDATA1 | 4  | I/O | PD18/AUDATA2 |
| 5  | I/O | PD19/AUDATA3 | 6  | -   | +3.3V        |
| 7  | I/O | PD20/AUDRST  | 8  | I/O | PD21/AUDMD   |
| 9  | I/O | PD22/AUDCK   | 10 | I/O | PD23/AUDSYNC |

#### HCN2(拡張コネクタ 2)

| No | I/O | 信号名     | No | I/O | 信号名          |
|----|-----|---------|----|-----|--------------|
| 1  | -   | GND     | 2  | I   | PF7/AN7      |
| 3  | I   | PF6/AN6 | 4  | I   | PF5/AN5      |
| 5  | I   | PF4/AN4 | 6  | -   | AVref(+3.3V) |
| 7  | I   | PF3/AN3 | 8  | I   | PF2/AN2      |
| 9  | I   | PF1/AN1 | 10 | I   | PF0/AN0      |

5 . 2 HCN3

HCN3(拡張コネクタ 3)

| No | I/O | 信号名                             | No | I/O | 信号名                             |
|----|-----|---------------------------------|----|-----|---------------------------------|
| 1  | -   | GND                             | 2  | I/O | D0                              |
| 3  | I/O | D1                              | 4  | I/O | D2                              |
| 5  | I/O | D3                              | 6  | I/O | D4                              |
| 7  | I/O | D5                              | 8  | I/O | D6                              |
| 9  | I/O | D7                              | 10 | -   | GND                             |
| 11 | I/O | D8                              | 12 | I/O | D9                              |
| 13 | I/O | D10                             | 14 | I/O | D11                             |
| 15 | I/O | D12                             | 16 | I/O | D13                             |
| 17 | I/O | D14                             | 18 | I/O | D15                             |
| 19 | -   | GND                             | 20 | I/O | PD24/ $\overline{\text{DREQ0}}$ |
| 21 | I/O | PD25/ $\overline{\text{DREQ1}}$ | 22 | I/O | PD26/ $\overline{\text{DACK0}}$ |
| 23 | I/O | PD27/ $\overline{\text{DACK1}}$ | 24 | I/O | $\overline{\text{CS2}}$ /PD28   |
| 25 | -   | +3.3V                           | 26 | -   | +3.3V                           |
| 27 | 0   | $\overline{\text{CS3}}$ /PD29   | 28 | 0   | $\overline{\text{CS0}}$         |
| 29 | 0   | $\overline{\text{CS1}}$         | 30 | -   | NC                              |
| 31 | 0   | $\overline{\text{WRH}}$         | 32 | -   | GND                             |
| 33 | 0   | $\overline{\text{WRL}}$         | 34 | -   | GND                             |
| 35 | 0   | $\overline{\text{RD}}$          | 36 | -   | GND                             |
| 37 | 0   | $\overline{\text{RESET}}$       | 38 | -   | GND                             |
| 39 | I/O | PB8/ $\overline{\text{IRQ6}}$   | 40 | -   | GND                             |
| 41 | 0   | A18                             | 42 | I   | $\overline{\text{WAIT}}$        |
| 43 | -   | GND                             | 44 | 0   | A0                              |
| 45 | 0   | A1                              | 46 | 0   | A2                              |
| 47 | 0   | A3                              | 48 | 0   | A4                              |
| 49 | 0   | A5                              | 50 | -   | GND                             |

### 5 . 3 HCN4-5

#### HCN4(拡張コネクタ 4)

| No | I/O | 信号名                                  | No | I/O | 信号名                                  |
|----|-----|--------------------------------------|----|-----|--------------------------------------|
| 1  | -   | +VIN(+5V)                            | 2  | -   | GND                                  |
| 3  | I/O | PA0/RXD0                             | 4  | I/O | PA1/TXD0                             |
| 5  | I/O | PA2/ $\overline{\text{IRQ0}}$ (CTS0) | 6  | I/O | PA3/RXD1                             |
| 7  | I/O | PA4/TXD1                             | 8  | I/O | PA5/ $\overline{\text{IRQ1}}$ (CTS1) |
| 9  | I/O | PA6/ $\overline{\text{DTR0}}$        | 10 | I/O | PA7( $\overline{\text{RTS0}}$ )      |
| 11 | -   | GND                                  | 12 | I/O | PA8/ $\overline{\text{IRQ2}}$ (RI_0) |
| 13 | I/O | PA9/ $\overline{\text{IRQ3}}$ (CTS3) | 14 | I/O | PA16( $\overline{\text{RTS1}}$ )     |
| 15 | -   | +3.3V                                | 16 | -   | +3.3V                                |
| 17 | -   | NC                                   | 18 | -   | NC                                   |
| 19 | 0   | CK/PA15                              | 20 | -   | GND                                  |
| 21 | I/O | PE0                                  | 22 | I/O | PE1                                  |
| 23 | I/O | PE2                                  | 24 | I/O | PE3                                  |
| 25 | I/O | PE4/RXD3                             | 26 | I/O | PE5/TXD3                             |
| 27 | I/O | PE6( $\overline{\text{RTS3}}$ )      | 28 | I/O | PE7/RXD2                             |
| 29 | -   | GND                                  | 30 | -   | +VIN(+5V)                            |

#### HCN5(拡張コネクタ 5)

| No | I/O | 信号名   | No | I/O | 信号名   |
|----|-----|-------|----|-----|-------|
| 1  | -   | GND   | 2  | I/O | PD31  |
| 3  | I/O | PD30  | 4  | -   | NC    |
| 5  | I/O | PB5   | 6  | I/O | PB4   |
| 7  | I/O | PB3   | 8  | I/O | PB2   |
| 9  | -   | GND   | 10 | -   | NC    |
| 11 | I/O | PA20  | 12 | I/O | PA19  |
| 13 | I/O | PA18  | 14 | -   | NC    |
| 15 | -   | NC    | 16 | -   | GND   |
| 17 | 0   | A17   | 18 | 0   | A16   |
| 19 | -   | NC    | 20 | -   | +3.3V |
| 21 | -   | +3.3V | 22 | 0   | A15   |
| 23 | 0   | A14   | 24 | 0   | A13   |
| 25 | 0   | A12   | 26 | 0   | A11   |
| 27 | 0   | A10   | 28 | 0   | A9    |
| 29 | 0   | A8    | 30 | 0   | A7    |
| 31 | -   | GND   | 32 | 0   | A6    |
| 33 | -   | NC    | 34 | I/O | PA23  |
| 35 | I/O | PA22  | 36 | I/O | PA21  |
| 37 | I/O | PE15  | 38 | I/O | PE14  |
| 39 | I/O | PE13  | 40 | -   | GND   |

5 . 4 CN1-5,CNJ1-2,NCN1

CN1(電源コネクタ)

| No | 信号名  | 内容                |
|----|------|-------------------|
| 1  | GND  | 電源 GND            |
| 2  | +VIN | 電源+5V 入力/ +5V 供給用 |

CN2(シリアル CH2 コネクタ)

| No | 信号名  | 内容             |
|----|------|----------------|
| 1  | GND  | シリアル GND       |
| 2  | TXD2 | シリアル CH2 データ出力 |
| 3  | RXD2 | シリアル CH2 データ入力 |

CN3(シリアル CH3 コネクタ)

| No | 信号名   | 内容                       |
|----|-------|--------------------------|
| 1  | GND   | シリアル GND                 |
| 2  | TXD3  | シリアル CH3 データ出力(TTL レベル)  |
| 3  | RXD3  | シリアル CH2 データ入力(TTL レベル)  |
| 4  | RTS3  | シリアル CH2 RTS 出力(TTL レベル) |
| 5  | CTS3  | シリアル CH2 CTS 入力(TTL レベル) |
| 6  | +3.3V | 電源+3.3V                  |

CN4(ラッチ出力コネクタ)

| No | 信号名 | 内容          |
|----|-----|-------------|
| 1  | GND | GND         |
| 2  | Q4  | U13 の Q4 出力 |
| 3  | Q5  | U13 の Q5 出力 |
| 4  | Q6  | U13 の Q6 出力 |
| 5  | Q7  | U13 の Q7 出力 |

CN5(バッテリー・コネクタ)

| No | 信号名   | 内容      |
|----|-------|---------|
| 1  | GND   | 電池GND   |
| 2  | +BATT | 電池+3V入力 |


CNJ1(電源用DCジャック・コネクタ) EIAJ電圧区分2

| 電極  | 信号名  | 内容       |
|-----|------|----------|
| センタ | +VIN | 電源+5V 入力 |
| 外周  | GND  | 電源 GND   |

### CNJ2(シリアルCH0コネクタ)

| 電極 | 信号名  | 内容                      |
|----|------|-------------------------|
| 1  | GND  | 電池 GND                  |
| 2  | TXD2 | シリアル CH2 出力(PC の RX)    |
| 3  | RXD2 | シリアル CH2 データ入力(PC の TX) |

2 . 5 ステレオミニジャックケーブル



### 5 . 5 NCN1

#### NCN1(10/100BASE-T コネクタ)

| 電極 | 信号名 | 内容                |
|----|-----|-------------------|
| 1  | TD+ | 送信データ(+)          |
| 2  | TD- | 送信データ(-)          |
| 3  | RD+ | 受信データ(+)          |
| 4  | -   | 4ピンと5ピンを接続、CRでFGへ |
| 5  | -   | 4ピンと5ピンを接続        |
| 6  | RD- | 受信データ(-)          |
| 7  | -   | 7ピンと8ピンを接続、CRでFGへ |
| 8  | -   | 7ピンと8ピンを接続        |

### 5 . 6 SCN1-2

#### SCN1 (シリアル・コネクタ 1 : Dsub9P オス)

| No | I/O | 信号名  | No | I/O | 信号名  |
|----|-----|------|----|-----|------|
| 1  | I   | DCD0 | 6  | I   | DSR0 |
| 2  | I   | RxD0 | 7  | O   | RTS0 |
| 3  | O   | TxD0 | 8  | I   | CTS0 |
| 4  | O   | DTR0 | 9  | I   | RI0  |
| 5  | -   | GND  |    |     |      |

#### SCN2 (シリアル・コネクタ 2 : Dsub9P オス)

| No | I/O | 信号名  | No | I/O | 信号名  |
|----|-----|------|----|-----|------|
| 1  | I   | DCD1 | 6  | I   | DSR1 |
| 2  | I   | RxD1 | 7  | O   | RTS1 |
| 3  | O   | TxD1 | 8  | I   | CTS1 |
| 4  | O   | DTR1 | 9  | I   | RI1  |
| 5  | -   | GND  |    |     |      |

(DTR2 と DSR2 は接続されている。)


PCとはクロスケーブルにて接続して下さい。



5 . 7 AUD

DCN1 (AUD コネクタ)

| No | I/O | 信号名      | No | I/O | 信号名 |
|----|-----|----------|----|-----|-----|
| 1  | I/O | AUDCK    | 2  | -   | GND |
| 3  | I/O | AUDATA0  | 4  | -   | GND |
| 5  | I/O | AUDATA1  | 6  | -   | GND |
| 7  | I/O | AUDATA2  | 8  | -   | GND |
| 9  | I/O | AUDATA3  | 10 | -   | GND |
| 11 | I/O | AUDSYNC  | 12 | -   | GND |
| 13 | I   | AUDRST   | 14 | -   | GND |
| 15 | I   | AUDMD    | 16 | -   | GND |
| 17 | I   | TCK      | 18 | -   | GND |
| 19 | I   | TMS      | 20 | -   | GND |
| 21 | I   | TRST     | 22 | -   | GND |
| 23 | I   | TDI      | 24 | -   | GND |
| 25 | 0   | TDO      | 26 | -   | GND |
| 27 | 0   | ASEBRKAK | 28 | -   | GND |
| 29 | -   | NC       | 30 | -   | GND |
| 31 | 0   | RESET    | 32 | -   | GND |
| 33 | -   | GND      | 34 | -   | GND |
| 35 | -   | NC       | 36 | -   | GND |



メーカー:3M  
型番:10236-52A2JL

## 6.仕様

| 項目       | 内容   |
|----------|--|
| 名称       | MiNET-SH7145F  |
| CPU      | 日立製作所 SH7145F-ZTAT(HD64F7145F50)   |
| クロック     | 49.152MHz  |
| SRAM     | 512kB (4Mbit×1個)、1ウェイト、16ビット接続<br>バッテリーバックアップ可(注1)   |
| ROM      | 内蔵フラッシュメモリのみ 128kB   |
| シリアルI/F  | 内蔵SCI0 D-sub9(TxD/RxD/RTS/CTS/DTR/DSR)<br>内蔵SCI1 D-sub9(TxD/RxD/RTS/CTS)<br>内蔵SCI2 2.5 小型ジャック(TxD/RxD)(注2)<br>内蔵SCI3 6PinコネクタTTLレベル(TxD/RxD/RTS/CTS) |
| Ethernet | SMSC LAN91C111 (10/100BASE-T)(注3)  |
| その他      | 4-bit LED, 4-bit DIPスイッチ   |
| デバッグI/F  | AUD(ROMソケット無し、CPUソケット無し)   |
| 拡張バス     | 独自(CPUのほぼ全信号を取り出し可)  |
| サイズ      | 100×120mm(4層基板)  |
| 電源       | 5V±0.5V / 280mA Typ (基板内3.3V)  |
| 付属品      | ACアダプタ(5V/1.6A)<br>電源コネクタ用ケーブル(注4)<br>取扱説明書 / 回路図 / MACアドレス  |

(注1) スーパーキャパシタ搭載。リチウム電池はユーザーにて外部接続してください。

(注2) AUD/H-UDIを使う場合、SCI2は使用不可(CPUの制限による)。

(注3) シリアルEEPROMに、ボード固有の MACアドレスをプログラム済み。

(注4) ACアダプタ以外の電源接続に使用可。



## 7 . 2 回路図