

システムエンジン 27 Compact Platform

(SE27C-PF)

取扱い説明書

Revision1.04

承認	審査	作成

(株)ルネサス販売

更新履歴

版	年月日	変更履歴		作成担当
		章	内容	
0.1	02.07.10	-	暫定版作成	水川
1.0	03.04.01	-	正式版リリース	水川
1.01	03.07.18	21	部品表訂正 SE27 コネクタ (CN1,2) 誤)6-1123671-9 正)5-1123672-9	水川
1.02	03.12.25	11	BIG ENDIAN 時の R26 に抵抗を取り付ける記載 を削除	佐光
1.03	04.01.09	11	BIG ENDIAN 時の記載を変更	水川
1.04	04.11.10	2	C-PF 概観図 (はんだ面) CN14 ピン配置修正	水川

《注意事項》

1. 本資料に記載されたハードウェアは、信頼性、機能、設計の改良により予告無く変更する事があります。
2. 本資料に記載された情報、製品又は回路を使用した結果の影響については、一切の責任を負いかねますのでご了承下さい。
3. 本資料によって第三者の特許権、その他権利の実施権を許諾するものではありません。
4. 本資料の一部または全部を当社に無断で転載または複製することを堅くお断り致します。
5. 本資料に記載されている基板外観は、見かけ上若干実物と異なる場合がありますのでご承知置き下さい。
6. 本資料及び本基板は、製品開発前の各種評価用に開発されたものである為、そのまま製品に組み込む事は考慮されておりません。製品に組み込む事の無いようお願い致します。
7. 弊社では、潜在的な危険が存在する恐れのある全ての起こり得る諸状況や誤使用を予見できません。したがって、本資料に記載されている警告が全てではありません。お客様の責任のもと正しく安全にご使用下さい。

目次

1. 機能概要	1
2. C-PF外観図	2
3. C-PFブロック図	3
4. メモリマップ	3
5. SH7727 MODE設定	4
6. RESET SW.....	4
7. DEBUGGING TOOL	5
8. 電源	5
9. FLASHROM – AREA0.....	6
10. FAST ETHERNET CONTROLLER	6
11. COMPACT FLASH CARD.....	8
12. LCD.....	8
13. TOUCH PANEL.....	9
14. USB HOST.....	10
15. USB FUNCTION.....	10
16. RS-232C	11
17. AUDIO(SPEAKER).....	11
18. DEBUG DEVICE.....	12
18.1. LED.....	12
18.2. PUSHSW.....	12
19. SH7727 内部レジスタ設定例.....	13
19.1. バスステートコントローラ(BCR)の設定	13
19.2. クロックパルスジェネレータ(CPG)の設定	15
19.3. エクステンデッドクロックパルスジェネレータ(EXCPG)の設定.....	15
19.4. USBピンマルチプレクスコントローラ	16
19.5. LCDコントローラの設定	16
19.6. ピンファンクションコントローラ(PFC)の設定.....	19
19.7. A/D変換器の設定.....	23

19.8. PCカードコントローラ(PCC)の設定.....	24
20. CONNECTORピン配置.....	25
20.1. 《CN1》	25
20.2. 《CN2》	27
20.3. 《CN3》	29
20.4. 《CN4》	30
20.5. 《CN14》	30


1. 機能概要

本基板システムエンジン 27 Compact Platform(以下 C-PF 基板)は、システムエンジン 27 基板(以下 SE27 基板)専用の評価基板である。次に C-PF 基板の機能を示す。


- [Compact Flash Card Interface 1ch \(only 5.0V Card\)](#)
- [320 x 240 \(x RGB\) QVGA LCD \(ALPS; LFH8P412XA-1\) Interface](#)
- [J-TAG Interface \(For Debugging, E10A-36pin\)](#)
- [RS-232C Interface 1ch](#)
- [4MB Flash Memory](#) (Fujitsu; MBM29LV160TE x 2) Interface (2 IC Sockets)
- [Fast Ethernet](#)(10/100BASE-T) Interface (ASIX; AX88796L) 1ch
- [AudioCODEC Interface](#) 1ch
- [USB HOST Interface](#) 1ch
- [USB Function Interface](#) 1ch
- [User LED Interface](#) (x 6pcs)
- [User SW Interface](#) (x 6pcs)

2. C-PF 外觀図


《部品面》



《はんだ面》
(Top View)



3. C-PF ブロック図



4. メモリマップ


エリア	ベースアドレス	サイズ		Function	Device	Note
エリア0	H'0000 0000 or H'0100 0000	1MB	32bits	SystemEngine27 FlashROM	MBM29DL400TC (Fujitsu)	S1設定により ベースアドレス変更
	Mask or H'0000 0000	4MB		DEMO System FlashROM	MBM29LV160TE (Fujitsu)相当品x2ヶ	
エリア1		-	-	内部I/O	-	-
エリア2	H'0800 0000	64MB	16bits	10/100BASE-T LAN	AX88796L (ASIX)	S12設定により ベースアドレス変更
エリア3	H'0C00 0000	32MB	32bits	SDRAM	K4S2816320-IC75 x2ヶ	-
エリア4	H'1000 0000	56MB	32bits	未使用	-	-
	H'1380 0000	8MB		Control PLD Registers	EPM7128ATC100-12 (ALTERA)	System Engine27 仕様書参照
エリア5	H'1400 0000	32MB	-	未使用	-	-
エリア6	H'1800 0000	64MB	16bits	True-IDE	CompactFlash Card	5.0Vカード対応

5. SH7727 MODE 設定

C-PF 基板上 S1 の設定により、SH7727 の Little/Big ENDIAN を切り替えることが可能。Area0 バス幅、及び Clock モードは、SE27 基板上にて設定している為、C-PF 基板では設定不可。SE27 基板仕様により Area0 は”32 ビットバス幅固定”、Clock モードは”Mode2 固定”である。

以下表には ENDIAN に対応する S1 設定を示す。

以下本資料は、C-PF基板をLittle ENDIAN Modeとして説明する。



SE27 基板において入力 Clock は、仕様上、水晶発振子 12MHz である為、Clock モード 2 に設定している。周波数設定レジスタは、内部周波数 I()は、144MHz、バス周波数 B()は 48MHz、SH 内蔵周辺回路周波数 P()は 24MHz となるよう、FRQCR レジスタを H A101 と設定のこと。
(I:B:P=12:4:2 / 144MHz:48MHz:24MHz; FRQCR=H A101)

6. Reset SW

C-PF 基板は、電源投入後、PowerON Reset が発生するように設計しているが、ユーザ側任意の処理にあわせた Reset 信号を 2 系統用意した。

その Reset 信号は、SW にて発生させる。

PowerON Reset と同等の Reset を発生させたい場合は”S2”を、Manual Reset を発生させたい場合には、”S3”を押下する事でそれぞれ Reset Pulse が発生する。

7. Debugging Tool

C-PF 基板は、SH7727 内蔵 H-UDI 機能を使用した J-TAG I/F を備えている。使用する Debugging Tool は、AUD 付きの J-TAG Emulator(株式会社ルネサステクノロジ[®] - 製 E10A(HS7727KCM02H を推奨)とする。

J-TAG Emulator は、C-PF 基板上 CN5 に J-TAG Emulator User Cable を装着するコネクタを配置。C-PF 基板 S1 設定にて使用可能となる。以下に S1 設定を示す。

また、S1 には別機能として、ユーザのソフト設計に合わせた Port 入力 pin を割り当てている。以下表に Port 割り当てと J-TAG Emulator 設定を併せて示す。

SW_Pin	信号名	ON/OFF	Function	Note
S1-4	ASEMD0	"ON"	Debugger Mode	
		"OFF"	User Mode	
S1-5	TEST0	ON/OFF	ユーザ任意で使用可能	PTL4端子
S1-6	TEST1	ON/OFF	ユーザ任意で使用可能	PTL5端子
S1-7	TEST2	ON/OFF	ユーザ任意で使用可能	PTL6端子
S1-8	TEST3	ON/OFF	ユーザ任意で使用可能	PTL7端子

J-TAG Emulator の使用方法詳細は、それぞれの User s Manual を参照のこと。

(適合コネクタ; ヒロセテクニカル製 DX20M-36S)


8. 電源

C-PF 基板は AC アダプタ 19V を使用し、C-PF 基板上レギュレータにて DC5.0V、DC3.3V へ降圧、基板全体へと供給する。使用する AC アダプタは、サンケン製 ADP-60WA-19.0 を想定。このアダプタを C-PF 基板上 CN10 へ挿入することで C-PF 基板は電源"ON"となり、PowerON Reset を発生させる。

9. FlashROM – Area0

SE27 及び、C-PF 基板上で Area0 に配置される FlashROM は、SE27 基板上の 1M バイト Flash、C-PF 基板上 4M バイト Flash(注記 1) の 2 種類存在する。

上記 2 種の FlashROM アドレス切り替えは S1 にて設定する。以下参考のこと。



MODE	S1-1	S1-2	SE27_Flashアドレス	C-PF_Flashアドレス
SE27-Flash MODE	"OFF"	"OFF"	0x0000 0000 - (1Mバイト)	Mask
Don't setting	"OFF"	"ON"	Mask	Mask
DEBUG MODE(注記2)	"ON"	"OFF"	0x0100 0000 - (1Mバイト)	0x0000 0000 - (4Mバイト) デバイス装着時
DEMO2-Flash MODE	"ON"	"ON"	Mask	0x0000 0000 - (4Mバイト) デバイス装着時

(注記 1) C-PF 基板上の FlashROM エリアを使用する際は、ユーザは IC ソケットに装着可能な FlashROM を準備する必要がある。(出荷時、IC ソケットには FlashROM は未装着。) IC ソケットに装着可能な FlashROM は、富士通製 MBM29LV160TE を想定。

CN7 を LSB、CN8 を MSB とする。


(注記 2) DEBUG MODE 時にのみ SE27 基板上 FlashROM の Write が可能。それ以外の MODE での SE27 上 FlashROM 書き込みは禁止とする。C-PF 基板上 FlashROM については、Area0 にアドレスリングしている MODE であれば、常に Write 可能である。

10. Fast Ethernet Controller

C-PF 基板には、LAN I/F を SH7727 Area2 に配置、RJ-45 コネクタ(CN9)にてインタフェースしている。Ethernet Controller は ASIX 社製 AX88796L を使用し、10/100BASE-T を実現する。以下に AX88796L の S12 による設定、アクセス方法を示す。C-PF 基板での AX88796L の動作 Mode は、ISA Bus Mode を想定。

AX88796L からの割り込みは IRQ1 端子に接続し、割り込み信号は立ち下がりエッジとなる。

(1)S12 による AX88796L 設定



MODE	S12-1	S12-2
ISA Bus Type	"ON"	"ON"
x86 CPU Type	"ON"	"OFF"

I/O BASE ADRS	S12-3	S12-4	S12-5
H'600	"ON"	"ON"	"ON"
H'640	"ON"	"ON"	"OFF"
H'680	"ON"	"OFF"	"ON"
H'6C0	"ON"	"OFF"	"OFF"
H'700	"OFF"	"ON"	"ON"
H'740	"OFF"	"ON"	"OFF"
H'400(初期値)	"OFF"	"OFF"	"ON"
H'440	"OFF"	"OFF"	"OFF"

(2)AX88796L アクセス説明

C-PF 基板において AX88796L のアクセスには、Byte 時と Word 時とでは、アクセスするアドレスが異なる。以下表に ISA Bus type におけるアクセス方法を示す。

(Read access)

AX88796L信号	/CS	/BHE	A0	/IORD	/IOWR	SD[15:8]	SD[7:0]
SH7727信号	CS2	A12	A1	RDn	WE0n	D[15:8]	D[7:0]
Standby Mode	H	X	X	X	X	High-Z	High-Z
Byte Access	L	H	L	L	H	Not Valid	Even-Byte
	L	H	H	L	H	Not Valid	Odd-Byte
Word Access	L	L	L	L	H	Odd-Byte	Even-Byte

(Write access)

AX88796L信号	/CS	/BHE	A0	/IORD	/IOWR	SD[15:8]	SD[7:0]
SH7727信号	CS2	A12	A1	RDn	WE0n	D[15:8]	D[7:0]
Standby Mode	H	X	X	X	X	High-Z	High-Z
Byte Access	L	H	L	H	L	Not Valid	Even-Byte
	L	H	H	H	L	Not Valid	Odd-Byte
Word Access	L	L	L	H	L	Odd-Byte	Even-Byte

上記表によりByteアクセス時には、+H 1000 のオフセットが必要。

11. Compact Flash Card

C-PF 基板には、CF I/F を SH7727 Area6 に配置し、SH 内蔵 PCMCIA I/F で制御行う。

CF Card は、C-PF 基板上にて True-IDE Mode に結線されるため、Card 自体は IDE として認識される。以下表に IDE コマンドレジスタを示す。また、Card からの割り込みは IRQ0 へ入力、立ち下がりがエッジにて割り込みを受け付ける。

SH 内蔵 PCMCIA I/F は、Little ENDIAN 時のみ IOIS16 端子をサポートする。Big ENDIAN で使用する場合は、ピンファンクションコントローラ PTG7 を入力ポートに設定のこと。PCMCIA I/F についての詳細は、SH7727Hardware Manual 参照のこと。

[Connectorピン配置にCN3](#)のPin機能を示す。

Function Code	Read	Write	Address	D[15:8]	D[7:0]
Control Block Register	Alt Status Register	Device Control Register	H'1800 002C	Not Valid	Valid Data
Command Block Register	Data Register	<-	H'1800 0040	Odd Byte	Even Byte
	Feature Register	Error Register	H'1800 0042	Not Valid	Valid Data
	Sector Count Register	<-	H'1800 0044	Not Valid	Valid Data
	Sector Number Register	<-	H'1800 0046	Not Valid	Valid Data
	Cylinder Low Register	<-	H'1800 0048	Not Valid	Valid Data
	Cylinder High Register	<-	H'1800 004A	Not Valid	Valid Data
	Device/Head Register	<-	H'1800 004C	Not Valid	Valid Data
	Command Register	Status Register	H'1800 004E	Not Valid	Valid Data

使用するカードは、SanDisk 製の CompactFlash を推奨。

12. LCD

C-PF 基板には、ALPS 製 LFH8P412XA-1(QVGA)を接続するコネクタ(CN4)を配置。

電源電圧は 3.3V 単一とし、液晶電圧 VDD は、SH7727LCDC コントローラ VCPWC 端子にて制御する。VCPWC 端子を“HIGH”で電源 ON となる。また、液晶コントラストは可変抵抗 R36 を回転させることで調節可能。

CN14 には、LCD Inverter コネクタを配置。このコネクタに LCD Inverter を接続し、スイッチ S9 を“ON”にすることで LCD バックライトが点灯する。但し、C-PF 基板の電源“ON”後に S9 を“ON”にすること。(LCD バックライトが点灯しない可能性あり)





LCD 制御についての詳細は SH7727Hardware Manual 参照のこと。

[Connectorピン配置にCN4とCN14](#)のPin機能を示す。

13. Touch Panel

C-PF 基板では、SH7727A/D 変換器 2ch を Tablet 座標読み込み用として使用する。また、使用する Tablet は、APLS 製 QVGA (LFH8P412XA-1) に組み合わされた抵抗皮膜透明アナログ Tablet とする。以下、C-PF 基板での Tablet 制御について説明する。



制御sequence

割込み(PenDown)状態待ち
PTJ[7:5]を初期状態に設定。IRQ3割込みをEnableとする。


割込み発生 (X軸Read)
PTJ[7:5]をX軸方向定義に設定。
A/D変換器のAN3をn回Read。

(Y軸Read)
PTJ[7:5]をY軸方向定義に設定。
A/D変換器のAN2をn回Read。

Read終了後、割込み待ち状態に設定。

(割込み待ち状態定義)

XL,XR: 3.3V, YU,YD: GNDとし、YDを反転した信号をIRQ3に割り当てる。IRQ3は通常"H"、PenDownで"L"になる。



以下表にTablet制御を行うControl bitsを示す。

Control bit	SH port	Address	割込み待ち状態 (初期状態)	X軸方向定義	Y軸方向定義
PANDRV0	PTJ5	H'A400 0130-bit5	"H"	"L"	"L"
PANDRV1	PTJ6	H'A400 0130-bit6	"H"	"L"	"H"
PANDRV2	PTJ7	H'A400 0130-bit7	"L"	"H"	"L"
PANDATA1	AN3	H'A400 008C	X軸読み取りData register		
PANDATA0	AN2	H'A400 0088	Y軸読み取りData register		
PANDWN	IRQ3	-	立下りエッジ割込み		

14. USB Host

C-PF 基板では、USB Host 1ch をサポートする。USB channel は SH7727USB Port2 を使用。USB Port2 の設定は、SH7727EXPFC レジスタの設定により有効となる。USB Host 制御の詳細は SH7727Hardware Manual を参照のこと。

15. USB Function

C-PF 基板では、USB Function 1ch をサポートする。USB channel は SH7727USB Port1 を使用。USB Port1 の設定は、SH7727EXPFC レジスタの設定により有効となる。USB Host 制御の詳細は SH7727Hardware Manual を参照のこと。

(エクステンデッドクロックパルスジェネレータ EXCPG)

SH7727 内蔵 USB Host/Function 動作 Clock は EXCPG レジスタによって設定。C-PF 基板での USB Clock source は、バスクロック(CKIO: 48MHz)を選択し、Clock drive は、1/1 を選択のこと。したがって、EXCPG レジスタ設定値は、『H 28』となる。

(USB ピンマルチプレクスコントローラ EXPFC)

SH7727 内蔵 USB トランシーバは、EXPFC レジスタによって設定。C-PF 基板での SH7727 内蔵 USB port1 トランシーバは enable とし、USB port1 は USB Function の設定にすること。したがって、EXPFC レジスタ設定値は、『H 01』となる。

(USB port2 は USB Host コントローラ専用)

16. RS-232C


C-PF 基板は、Debug 用として RS-232C I/F をサポートする。使用する Serial channel は、SH7727 内蔵 FIFO 付き SCIF とし、RS-232C ドライバには MAXIM 製 MAX202 を使用し、D-sub9pin コネクタ(CN6)に出力している。また、ユーザ側がコンソール用として RS-232C コネクタに接続、Debug する際は、D-sub9pin クロスケーブルを使用し C-PF 基板上 CN6 に接続すること。

17. Audio(Speaker)

C-PF 基板は、SH7727 内蔵 SIOF を TI 製 Serial CODEC(PCM3008T)に接続し、Audio I/F をサポートする。出力は Speaker(CN11)とし、Speaker volume は C-PF 基板上の可変抵抗 R20 を回転させることで調節可能。また、C-PF 基板は、Audio 部を active 状態にする機能を有す。PortJ1 を “High” に設定する事で、Serial CODEC、及びアンプにそれぞれ DC3.3V、DC5.0V を供給する。(Rev.0.22) PCM3008T クロックに発振器 11.2896MHz を使用している為、ユーザは 11.2896MHz に合わせたソフト設計をすること。SIOF の使用方法詳細は、SH7727Hardware Manual を参照のこと。以下に CN11 の Pin 機能を示す。


Pin No	Pin name	note
1	Speaker OUT	+
2	GND	-

また、Serial CODEC IC 設定は DipSW の S12 で設定行う。以下のように設定する事。それ以外は設定禁止。



MODE	S12-7	S12-6	Note
	DEM1	DEM0	
De-emphasis 44.1kHz	"ON"	"ON"	初期値

S11 を OFF する事により、Speaker 出力を MUTE 可能。



18. Debug Device

18.1. LED

C-PF 基板には、Debug 時に有効な 6 個の LED を実装している。この LED は、直接 SH7727 汎用 Port で制御可能。対応する Port Data Register を“High”に出力することで点灯する。

以下表に LED に対応する汎用 Port を示す。

LED	信号名	SH7727port	点灯	初期値
D9	LEDDR0	PTC4	"H"	"H"
D10	LEDDR1	PTC5	"H"	"H"
D11	LEDDR2	PTC6	"H"	"H"
D12	LEDDR3	PTC7	"H"	"H"
D18	LEDDR4	PTJ3	"H"	"H"
D19	LEDDR5	PTJ4	"H"	"H"

18.2. PushSW

C-PF 基板には、Debug 時に有効な 6 個の PushSW を実装している。この PushSW は、直接 SH7727 汎用 Port に入力しているので、常に対応する Port Data Register をモニタすることが可能。また、汎用 Port 入力とは別に、全ての PushSW 入力を論理積し、割込み端子へと接続している為、スイッチ押下後、直ちに割込み処理へと移行可能。

スイッチ押下にて汎用 port 及び、割込み端子は“Low”となるが、チャタリング検知の為、SH7727 内蔵タイマを使用したソフト設計を推奨する。

割込みは、立下りエッジ検出に設定すること。

以下表に PushSW に対応する汎用 Port 及び、割込み端子を示す。

PushSW	信号名	SH7727port	押下	初期値
S4	KEYSW0	PTM0	"L"	"H"
S5	KEYSW1	PTM1	"L"	"H"
S6	KEYSW2	PTM2	"L"	"H"
S7	KEYSW3	PTM3	"L"	"H"
S8	KEYSW4	PTM4	"L"	"H"
S10	KEYSW5	PTM5	"L"	"H"
S4-8,10	KEYSW_IRQn	PTH2/IRQ2	"L"	"H"

19. SH7727 内部レジスタ設定例

以下に SH7727 内部レジスタの設定例を示す。

19.1. バスステートコントローラ(BCR)の設定

(BCR1)

FFFF FF60	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'F809
	1	1	1	1	-	0	0	0	0	0	0	0	1	0	0	1	
	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit15	A[25:0] Pull-Up ON
Bit14	D[31:0] Pull-Up ON
Bit[13:12]	スタンバイ時ドライブ
Bit11	外部端子(MD5)は DipSW にてハイレベルに設定 リトルエンディアン
Bit[10:9]	エリア 0 通常メモリアクセス
Bit[8:7]	エリア 5 通常モードアクセス(未使用)
Bit[6:5]	エリア 6 通常モードアクセス
Bit[4:2]	エリア 2 通常メモリ、エリア 3 は SDRAM
Bit1	エリア 5 通常メモリアクセス(未使用)
Bit0	エリア 6PCMCIA 空間アクセス

(BCR2)

FFFF FF62	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'2BE0
	-	-	1	0	1	1	1	1	1	1	1	0	-	-	-	-	
	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R	R	

Bit[13:12]	AREA6:16bits
Bit[11:10]	AREA5:32bits
Bit[9:8]	AREA4:32bits
Bit[7:6]	AREA3:32bits
Bit[5:4]	AREA2:16bits

(WCR1)

FFFF FF64	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'BF72
	1	-	1	1	1	1	1	1	0	1	1	1	-	-	1	0	
	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W	

Bit15	外部 WAIT 使用
Bit[13:12]	エリア 6 アイドルサイクル 3
Bit[11:10]	エリア 5 アイドルサイクル 3
Bit[9:8]	エリア 4 アイドルサイクル 3
Bit[7:6]	エリア 3 アイドルサイクル 1
Bit[5:4]	エリア 2 アイドルサイクル 3
Bit[1:0]	エリア 0 アイドルサイクル 2

(WCR2)

FFFF FF66	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'DE5D
	1	1	0	1	1	1	1	0	0	1	0	1	1	1	0	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:13] エリア 6:8wait(PCR-Bit15 含まず)
 Bit[12:10] エリア 5:10wait(PCR-Bit14 含まず)
 Bit[9:7] エリア 4:4wait
 Bit[6:5] エリア 3:SDRAM CAS レイテンシ 2 に設定
 Bit[4:3] エリア 2:3wait
 Bit[2:0] エリア 0:6wait

(MCR)

FFFF FF68	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'022C
	0	0	0	0	0	0	1	0	-	0	1	0	1	1	0	-	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] RAS プリチャージ:1cycle
 Bit[13:12] RAS-CAS 遅延:1cycle
 Bit[11:10] 書込みプリチャージ:2cycle
 Bit[9:8] RAS アサート期間:5cycle
 Bit[6:3] AMX:2Mx16bitx4bank 2ヶ
 Bit2 リフレッシュ行なう
 Bit1 CAS ビフォ RAS リフレッシュ

(PCR)

FFFF FF6C	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'8031
	0	0	-	-	0	0	0	0	0	0	1	1	0	0	0	1	
	R/W	R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit15 8wait(本 bit 含まず)
 Bit14 設定不要
 Bit[11,7:6] 設定不要
 Bit[10,5:4] アドレス-OE/WE アサート遅延:3.5cycle
 Bit[9,3:2] 設定不要
 Bit[8,1:0] OE/WE ネゲート-アドレス遅延:1.5cycle

(SDMR)

FFFF E880	7	6	5	4	3	2	1	0	H'FF
	1	1	1	1	1	1	1	1	
	W	W	W	W	W	W	W	W	

エリア 3SDRAM モード設定レジスタ:CAS レイテンシ 2,バースト長 4

SDRAM モードレジスタの設定方法:SDRAM モードレジスタアドレスへダミーデータ(H FF 等)を書込む。

SDRAM コントロールレジスタ:H 0220

SDRAM モードレジスタアドレス:H FFFFE000+H 0880(H 0220 を 2bits ずらす)=H FFFFE880

(RTCSR)

FFFF FF6E									H'0018
	7	6	5	4	3	2	1	0	
	0	0	0	1	1	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[5:3] CKIO/64

(RTCNT)

FFFF FF70									H'0000
	7	6	5	4	3	2	1	0	
	-	-	-	-	-	-	-	-	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

リフレッシュサイクルが1回終了する毎にカウントアップする。

(RTCOR)

FFFF FF72									H'000B
	7	6	5	4	3	2	1	0	
	0	0	0	0	1	0	1	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

 $(64\text{ms}/4096 \text{ 回})/(1/(48\text{MHz}/64))=11.7$

(RFCR)

FFFF FF74									H'0000
	7	6	5	4	3	2	1	0	
	-	-	-	-	-	-	-	-	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

64ms 毎に 4096 回のリフレッシュが終了するとカウントアップする。

19.2. クロックパルスジェネレータ(CPG)の設定

(FRQCR)

FFFF FF80	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'A101
	1	0	1	0	0	0	0	1	0	0	0	0	0	0	0	1	
	R/W	R/W	R/W	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:5:4] PLL 回路 1 の周波数通倍率= × 3 倍

Bit[14,3:2] 内部クロックの分周率(分周器 1)= × 1 倍

Bit[13,1:0] 周辺クロックの分周率(分周器 2)= × 1/6 倍

19.3. エクステンデッドクロックパルスジェネレータ(EXCPG)の設定

(EXCPGCR)

A400 0236	7	6	5	4	3	2	1	0	H'28
	-	-	1	0	1	0	0	0	
	R	R	W	W	W	W	W	W	

Bit[5:3] バスクロック(CKIO)

Bit[2:1] USB クロック分周比=1/1

19.4. USBピンマルチプレクスコントローラ

(EXPFC)

A400 0234	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0001
	-	-	-	-	-	-	-	-	-	-	0	0	0	0	0	1	
	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	W	W	

19.5. LCDコントローラの設定

(LDICKR)

A400 0C00	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0004
	-	-	0	0	-	-	-	-	-	-	-	0	0	1	0	0	
	R	R	R/W	R/W	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	

Bit[13:12] CKIO を選択 (Rev.0.22)

Bit[4:0] クロック分周比=1/4(12.5MHz)

(LDMTR)

A400 0C02	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0109
	0	0	0	0	-	0	0	1	-	-	0	0	1	0	0	1	
	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W	

Bit15 FLM パルス=High アクティブ

Bit14 CL1 パルス= High アクティブ

Bit13 DISPHigh アクティブ

Bit12 LCDDHigh アクティブ 透過型液晶パネル

Bit10 出力 M 信号

Bit9 CL1 出力

Bit8 CL2 インアクティブ

Bit[5:0] STN カラー8 ビットデータバスモジュール

(LDDFR)

A400 0C04	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'002D
	-	-	-	-	-	-	-	0	-	0	1	0	1	1	0	1	
	R	R	R	R	R	R	R	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit8 リトルエンディアン (Rev.0.22)

Bit[6:0] カラー,64k 色 (RGB:5-6-5),16bpp

(LDSMR)

A400 0C06	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0000
	-	-	0	-	-	-	0	0	-	-	-	-	-	-	-	-	
	R	R	R/W	R	R	R	R/W	R/W	R	R	R	R	R	R	R	R	

Bit13 回転しない

Bit[9:8] 4 バースト

(LDSARU)

A400 0C08	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	H'ADFB5000
	1	0	1	0	1	1	0	1	1	1	1	1	1	0	1	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

LCDC 表示データ取り込み開始アドレス (Rev.0.22)

(LDSARL)

A400 0C0C	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	H'12000000
	0	0	0	1	0	0	1	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[31:0] 設定不要 (DSTN 型液晶パネル使用時に設定)

(LDLAOR)

A400 0C10	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0280
	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Y 座標インクリメントアドレス (Rev.0.22)

(LDPALCR)

A400 0C12	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0011
	-	-	-	-	-	-	-	-	-	-	-	1	-	-	-	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit4 CPU アクセスモード

Bit0 CPU アクセスモード

(LDPR00 ~ FF)

A400 0800 ~ A400 0BFC	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	H'*****
	-	-	-	-	-	-	-	-	*	*	*	*	*	-	-	-	
	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R	R	R	
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	*	*	*	*	*	*	-	-	*	*	*	*	*	-	-	-	
	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W	R/W	R	R	R	

パレットデータアクセス用レジスタ 必要に応じて設定の事

(LDHCNR)

A400 0C14	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'1D20
	0	0	0	1	1	1	0	1	0	0	1	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:8] 水平表示キャラクタ数=D 29=H 1D (Rev.0.23)

Bit[7:0] 水平総キャラクタ数=D 32=H 20

(LDHSYNR)

A400 0C16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'001E
	0	0	0	0	-	-	-	-	0	0	0	1	1	1	1	0	
	R/W	R/W	R/W	R/W	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:12] 水平同期信号幅 1 に設定 1-1 = 0 = H 0 (Rev.0.23)

Bit[7:0] 水平同期信号位置 =D 30= H 1E

(LDVDLNR)

A400 0C18	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'013F
	-	-	-	-	-	0	0	1	0	0	1	1	1	1	1	1	
	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[10:0] 垂直表示ラインナンバー = H 013F (Rev.0.23)

(LDVTLNR)

A400 0C1A	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'013F
	-	-	-	-	-	0	0	1	0	0	1	1	1	1	1	1	
	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[10:0] 垂直表示ラインナンバー = H 013F (Rev.0.23)

(LDVSYNR)

A400 0C1C	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'013F
	0	0	0	0	-	0	0	1	0	0	1	1	1	1	1	1	
	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:12] 垂直同期信号幅 1 に設定 1-1 = 0 = H 0 (Rev.0.23)

Bit[10:0] 垂直同期信号位置 = H 013F

(LDAACLNR)

A400 0C1E	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'000C
	-	-	-	-	-	-	-	-	-	-	-	0	1	1	0	0	
	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	

Bit[4:0] 本システムにおいては設定不要

(LDINTR)

A400 0C20	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0000
	-	-	-	0	-	-	-	0	-	-	-	-	-	-	-	0	
	R	R	R	R/W	R	R	R	R/W	R	R	R	R	R	R	R	R/W	

Bit12 メモリアクセスの垂直帰線期間の開始点で割り込み発生

Bit8 必要に応じて設定の事

Bit0 必要に応じて設定の事

(LDPMMR)

A400 0C24	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0053
	0	0	0	0	0	0	0	0	-	1	0	1	-	-	1	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:12] 1 フレーム

Bit[11:8] 1 フレーム

Bit6 VCPWC は所定のシーケンスに従いアサート/ネゲートを行なう

Bit5 VEPWC はマスクされ Low 固定

Bit4 DON は所定のシーケンスに従いアサート/ネゲートを行なう

Bit[1:0] 液晶モジュール電源投入時に"11"設定

(LDPSPR)

A400 0C24	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0010
	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:12] 未使用の為設定不要 (Rev.0.22)

Bit[11:8] 0 フレーム

Bit[7:4] 1 フレーム

Bit[3:0] 0 フレーム

(LDCNTR)

A400 0C28	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0000
	-	-	-	-	-	-	-	-	-	-	-	0	-	-	-	0	
	R	R	R	R	R	R	R	R	R	R	R	R/W	R	R	R	R/W	

Bit4 LCDC 動作時に"1"設定

Bit0 LCDC 動作時に"1"設定

LCDC の表示動作時のシーケンス

1.LDCNTR の Bit4,0 を '00' "11" に設定

2.PDOMMR の Bit[1:0]を '00' "11" に設定

19.6. ピンファンクションコントローラ(PFC)の設定

(PACR)

A400 0100	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0000
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:0] その他の機能(データバス[D23:D16])

(PBCR)

A400 0102	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0000
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:0] その他の機能(データバス[D31:D24])

(PCCR)

A400 0104	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'5500
	0	1	0	1	0	1	0	1	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:14] PORT OUT(LED3)

Bit[13:12] PORT OUT(LED6)

Bit[11:10] PORT OUT(LED5)

Bit[9:8] PORT OUT(LED0)

Bit[7:6] その他の機能(LCD5(LCDC))

Bit[5:4] その他の機能(LCD4(LCDC))

Bit[3:2] その他の機能(LCD3(LCDC))

Bit[1:0] その他の機能(LCD2(LCDC))

(PDCR)

A400 0106	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'1000
	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:14] その他の機能(DON(LCDC))

- Bit[13:12] PORT OUT(用途不明)
 Bit[11:10] その他の機能(CL1(LCDC))
 Bit[9:8] その他の機能(DREQ0(DMAC))
 Bit[7:6] その他の機能(LCD7(LCDC))
 Bit[5:4] その他の機能(LCD6(LCDC))
 Bit[3:2] その他の機能(LCD1(LCDC))
 Bit[1:0] その他の機能(LCD0(LCDC))
 (PECR)

A400 0108	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'1500
	0	0	0	1	0	1	0	1	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] その他の機能(_AUDSYNC(H-UDI))
 Bit[13:12] PORT OUT(用途不明)
 Bit[11:10] PORT OUT(用途不明)
 Bit[9:8] PORT OUT(用途不明)
 Bit[7:6] その他の機能(FLM(LCDC))
 Bit[5:4] その他の機能(USB1_pwr_en(USB_F))
 Bit[3:2] その他の機能(USB2_pwr_en(USB_H))
 Bit[1:0] その他の機能(TDO(H-UDI))
 (PFCR)

A400 010A	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'00AA
	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] その他の機能(_TRST(H-UDI))
 Bit[13:12] その他の機能(TMS(H-UDI))
 Bit[11:10] その他の機能(TDI(H-UDI))
 Bit[9:8] その他の機能(TCK(H-UDI))
 Bit[7:6] PORT IN(用途不明)
 Bit[5:4] PORT IN(オプション機能時、リザーブ:MS_BS(Memory Stick I/F))
 Bit[3:2] PORT IN(オプション機能時、リザーブ:MS_INS(Memory Stick I/F))
 Bit[1:0] PORT IN(オプション機能時、リザーブ:MS_DIO(Memory Stick I/F))
 (PGCR)

CA400010C	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'2200
	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] その他の機能(IOIS16(PCMCIA)):リトル時のみ。
 ビッグエンディアンの時、PORT IN)
 Bit[13:12] 設定不要(予約 bit)
 Bit[11:10] その他の機能(_ASEBRKAK(H-UDI))

- Bit[9:8] PORT IN
 Bit[7:6] その他の機能(AUDATA3(H-UDI))
 Bit[5:4] その他の機能(AUDATA2(H-UDI))
 Bit[3:2] その他の機能(AUDATA1(H-UDI))
 Bit[1:0] その他の機能(AUDATA0(H-UDI))
 (PHCR)

A400 010E	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0A00
	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] その他の機能(CL2(CLDC))
 Bit[13:12] その他の機能(AUDCK(H-UDI))
 Bit[11:10] PORT IN
 Bit[9:8] PORT IN
 Bit[7:6] その他の機能(IRQ3(INTC):タッチパネルペン入力割込み)
 Bit[5:4] その他の機能(IRQ2(INTC):キースイッチ割込み)
 Bit[3:2] その他の機能(IRQ1(INTC):Ether コントローラ割込み)
 Bit[1:0] その他の機能(IRQ0(INTC):CF メディア割込み)
 (PJCR)

A4000110	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'5544
	0	1	0	1	0	1	0	1	0	1	0	0	0	1	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] PORT OUT(タッチパネル電源制御 2)
 Bit[13:12] PORT OUT(タッチパネル電源制御 1)
 Bit[11:10] PORT OUT(タッチパネル電源制御 0)
 Bit[9:8] PORT OUT(LED5)
 Bit[7:6] PORT OUT(LED4)
 Bit[5:4] その他の機能(CAS(BSC))
 Bit[3:2] PORT OUT(スピーカ電源制御)
 Bit[1:0] その他の機能(RAS3(BSC))
 (PKCR)

A400 0112	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0115
	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

- Bit[15:14] その他の機能(WE3(BSC))
 Bit[13:12] その他の機能(WE2(BSC))
 Bit[11:10] その他の機能(CKE(BSC))
 Bit[9:8] PORT OUT
 Bit[7:6] その他の機能(_CS5(BSC))
 Bit[5:4] PORT OUT

Bit[3:2] PORT OUT

Bit[1:0] PORT OUT

(PLCR)

A400 0114	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'AA00
	1	0	1	0	1	0	1	0	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:14] PORT IN(DipSW3)

Bit[13:12] PORT IN(DipSW2)

Bit[11:10] PORT IN(DipSW1)

Bit[9:8] PORT IN(DipSW0)

Bit[7:6] その他の機能(AN3:タッチパネル X 軸座標データ)

Bit[5:4] その他の機能(AN2:タッチパネル Y 軸座標データ)

Bit[3:2] 設定不要(予約 bit)

Bit[1:0] 設定不要(予約 bit)

(SCPCR)

A400 0116	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'0009
	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:14] その他の機能(_CTS2:SCIF(RS232C))

Bit[13:12] その他の機能(FSYNC:SIO(SPEAKER))

Bit[11:10] その他の機能(SCK:SIO(SPEAKER))

Bit[9:8] その他の機能(TxD2,RxD2:SCIF(RS232C))

Bit[7:6] その他の機能(MCLK:SIO(SPEAKER))

Bit[5:4] その他の機能(TxD,RxD:SIO(SPEAKER))

Bit[3:2] SCPORT IN(オプション機能時、リザーブ:MS_POW(Memory Stick))

Bit[1:0] SCPORT IN

(PMCR)

A400 0118	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	H'AAAA
	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[15:14] PORT IN

Bit[13:12] PORT IN

Bit[11:10] PORT IN(KeySW5)

Bit[9:8] PORT IN(KeySW4)

Bit[7:6] PORT IN(KeySW3)

Bit[5:4] PORT IN(KeySW2)

Bit[3:2] PORT IN(KeySW1)

Bit[1:0] PORT IN(KeySW0)

19.7. A/D変換器の設定

(ADDRAH)

アドレス:H A4000080 初期値:H 00 本レジスタは使用しない。

(ADDRAL)

アドレス:H A4000082 初期値:H 00 本レジスタは使用しない。

(ADDRBH)

アドレス:H A4000084 初期値:H 00 本レジスタは使用しない。

(ADDRBL)

アドレス:H A4000086 初期値:H 00 本レジスタは使用しない。

(ADDRCH)

A400 0088	7	6	5	4	3	2	1	0	H'00
	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	R	R	R	R	R	R	R	R	

Bit[7:0] タッチパネルの X 軸座標読み取りデータレジスタ

(ADDRCL)

A400 008A	7	6	5	4	3	2	1	0	H'00
	AD1	AD0	-	-	-	-	-	-	
	R	R	R	R	R	R	R	R	

Bit[7:6] タッチパネルの X 軸座標読み取りデータレジスタ

(ADDRDH)

A400 008C	7	6	5	4	3	2	1	0	H'00
	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	R	R	R	R	R	R	R	R	

Bit[7:0] タッチパネルの Y 軸座標読み取りデータレジスタ

(ADDRDL)

A400 008E	7	6	5	4	3	2	1	0	H'00
	AD1	AD0	-	-	-	-	-	-	
	R	R	R	R	R	R	R	R	

Bit[7:6] タッチパネルの Y 軸座標読み取りデータレジスタ

(ADCSR)

A400 0090	7	6	5	4	3	2	1	0	H'00
	0	0	0	0	0	0	1	*	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit7 A/D 変換終了時“1”となるステータスフラグ

Bit6 使用状況に応じ設定する

Bit5 A/D 変換開始時に“1”にする

Bit4 シングルモード

Bit3 変換時間=536 ステート

Bit[2:0] アナログ入力チャンネル AN2=[0:1:0],AN3=[0:1:1]

(ADCR)

A400 0092	7	6	5	4	3	2	1	0	H'03
	0	0	0	0	0	1	1	1	
	R/W	R/W	R/W	R/W	R/W	R	R	R	

Bit[7:6] 外部トリガ入力禁止

Bit5 シングルモード

Bit[4:3] 予約 bit

Bit[2:0] 予約 bit

19.8. PCカードコントローラ(PCC)の設定

(PCC0ISR)

アドレス:H A4000160 データ:不定 本レジスタは使用しない

(PCC0GCR)

A400 0162	7	6	5	4	3	2	1	0	H'00
	0	0	0	0	0	0	0	0	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

Bit[7:5] 本 bit は使用しない

Bit4 PC カードコントローラを使用しない

Bit[3:0] 本 bit は使用しない

(PCC0CSR)

アドレス:H A4000164 データ:H 00 本レジスタは使用しない

(PCC0CSCIER)

アドレス:H A4000166 データ:H 00 本レジスタは使用しない

20. Connector ピン配置

20.1. (CN1)

CN1 は、SE27 基板と C-PF 基板との Interface を取るコネクタである。

Pin No	Pin name	Pin function	note	Pin No	Pin name	Pin function	note
1	GND	Ground		61	PTL6	TEST 入力 2	DIPSW;S1-7
2	GND	Ground		62	BSn	NC	
3	PLD3	NC		63	GND	Ground	
4	AD25	Address Bus		64	RDn	Read signal	
5	PLD5	NC		65	PTE3/FLM	Frame signal	LCDC
6	AD24	Address Bus		66	WE0n	Write signal0	D[7:0]
7	PLD7	NC		67	PTD5/CL1	line clock	LCDC
8	AD23	Address Bus		68	WE1n	Write signal1	D[15:8]
9	PLD9	NC		69	GND	Ground	
10	AD22	Address Bus		70	GND	Ground	
11	GND	Ground		71	PTH7/CL2	LCD clock	LCDC
12	GND	Ground		72	WE3n	Write signal3	D[31:24]
13	PLD13	MSSCLK	MSIF	73	GND	Ground	
14	AD21	Address Bus		74	WE2n	Write signal2	D[23:16]
15	PLD15	NC		75	PTD7/DON	Display ON	LCDC
16	AD20	Address Bus		76	RD/WRn	Read/Write	
17	PLD17	NC		77	PTD1/LCD1	LCD data1	LCDC
18	AD19	Address Bus		78	PTD0/LCD0	LCD data0	LCDC
19	PLD19	NC		79	PTC1/LCD3	LCD data3	LCDC
20	AD18	Address Bus		80	PTC0/LCD2	LCD data2	LCDC
21	PLD21	NC		81	PTC3/LCD5	LCD data5	LCDC
22	AD17	Address Bus		82	PTC2/LCD4	LCD data4	LCDC
23	PLD23	NC		83	PTD3/LCD7	LCD data7	LCDC
24	AD16	Address Bus		84	PTD2/LCD6	LCD data6	LCDC
25	PLD25	NC		85	PTC5	LED drive1	LCDC
26	AD15	Address Bus		86	PTC4	LED drive0	LCDC
27	FMODE	Flash mode SEL		87	PTC7	LED drive3	LCDC
28	AD14	Address Bus		88	PTC6	LED drive2	LCDC
29	FLASHCSn	C-PF FROM CS		89	GND	Ground	
30	AD13	Address Bus		90	GND	Ground	

31	GND	Ground		91	PTM1	KEYSW1	
32	GND	Ground		92	PTM0	KEYSW0	
33	UROMCS	NC		93	PTM3	KEYSW3	
34	AD12	Address Bus		94	PTM2	KEYSW2	
35	PTH3/IRQ3	Pendown 割込み		95	GND	Ground	
36	AD11	Address Bus		96	GND	Ground	
37	PTJ5	Panel drive0		97	SCPT0	NC	
38	AD10	Address Bus		98	SCPT4/TxD2	Trans data2	SCIF2
39	PTJ6	Panel drive1		99	SCPT0	NC	
40	AD9	Address Bus		100	SCPT4/RxD2	Rec data2	SCIF2
41	PTJ7	Panel drive2		101	SCPT1	MS Power SW	MSIF
42	AD8	Address Bus		102	RTS2n	Request to send	SCIF2
43	VEPWC	NC	LCDC	103	SIOSYNC	Same period	SIOF
44	AD7	Address Bus		104	CTS2n	Clear to send	SCIF2
45	VCPWC	LCD ON/OFF	LCDC	105	SCKSIO	Serial clock	SIOF
46	AD6	Address Bus		106	SIOMCLK	Master clock	SIOF
47	GND	Ground		107	SIOTXD	Trans data	SIOF
48	AD5	Address Bus		108	SIORXD	Rec data	SIOF
49	PTL4	TEST 入力 0	DIPSW;S1-5	109	GND	Ground	
50	AD4	Address Bus		110	GND	Ground	
51	GND	Ground		111	PTL2/AN2	Tablet Y axis	ADC
52	GND	Ground		112	PTL3/AN3	Tablet X axis	ADC
53	PTL5	TEST 入力 1	DIPSW;S1-6	113	3.3V	System power	
54	AD3	Address Bus		114	3.3V	System power	
55	GND	Ground		115	3.3V	System power	
56	AD2	Address Bus		116	3.3V	System power	
57	PTL7	TEST 入力 3	DIPSW;S1-8	117	3.3V	System power	
58	AD1	Address Bus		118	3.3V	System power	
59	GND	Ground		119	3.3V	System power	
60	AD0	Address Bus		120	3.3V	System power	

20.2. (CN2)

CN2 は、SE27 基板と C-PF 基板との Interface を取るコネクタである。

Pin No	Pin name	Pin function	note	Pin No	Pin name	Pin function	note
1	GND	Ground		61	PLD61	NC	
2	GND	Ground		62	DB5	Data Bus5	
3	BOOTSEL	Flash Boot SEL		63	PLD63	NC	
4	RESETPn	PowerONReset		64	DB6	Data Bus6	
5	GND	Ground		65	PTE6	NC	
6	RESETMn	ManualReset		66	DB7	Data Bus7	
7	CKIO	SH CKIO		67	PTD4	NC	pull-up
8	DB16	Data Bus16		68	DB8	Data Bus8	
9	NC	NC		69	GND	Ground	
10	DB17	Data Bus17		70	GND	Ground	
11	GND	Ground		71	PTE1/USB2	USB H power en	
12	GND	Ground		72	DB9	Data Bus9	
13	PTJ1	Audio VCC SW		73	USB2_P	USB Host DP	USB
14	DB18	Data Bus18		74	DB10	Data Bus10	
15	PTJ3	LED drive4		75	USB2_M	USB Host DM	USB
16	DB19	Data Bus19		76	DB11	Data Bus11	
17	PTJ4	LED drive5		77	USB2_OV_C	USB H over C	USB
18	DB20	Data Bus20		78	DB12	Data Bus12	
19	PLD19	NC		79	USB1_P	USB Func DP	USB
20	DB21	Data Bus21		80	DB13	Data Bus13	
21	PLD21	NC		81	USB1_M	USB Func DM	USB
22	GND	Ground		82	DB14	Data Bus14	
23	PLD23	NC		83	PTE2/USB1	USB F DP PUP	USB
24	DB22	Data Bus22		84	DB15	Data Bus15	
25	PLD25	NC		85	USB_VBUS	USB F VBUS	USB
26	DB23	Data Bus23		86	CS6n	CF CSn	PCMCIA
27	PLD27	NC		87	CS2n	LAN CSn	
28	DB24	Data Bus24		88	CE2Bn	NC	
29	PTM4	KEYSW4		89	GND	Ground	
30	DB25	Data Bus25		90	GND	Ground	
31	GND	Ground		91	CS4n	NC	

32	GND	Ground		92	WAITn	System hard wait	
33	PTM5	KEYSW5		93	CS5n	NC	
34	DB26	Data Bus26		94	PTH5	NC	pull-up
35	PTM6	NC		95	PTE7/AUDS	AUDSYNCn	H-UDI
36	DB27	Data Bus27		96	PTH0/IRQ0	CF IRQ	PCMCIA
37	PTM7	NC		97	PTG7/IOIS16	IOIS16	PCMCIA
38	DB28	Data Bus28		98	PTH1/IRQ1	LAN IRQ	
39	PTF4/TCK	TCK	H-UDI	99	PTF2	MSBS	MSIF
40	DB29	Data Bus29		100	PTH2/IRQ2	KEYSW IRQ	
41	PTF5/TDI	TDI	H-UDI	101	PTG2/AUD2	AUDATA2	H-UDI
42	GND	Ground		102	PTH4/IRQ4	NC	pull-up
43	PTF6/TMS	TMS	H-UDI	103	PTG3/AUD3	AUDATA3	
44	DB30	Data Bus30		104	NMIn	NC	pull-up
45	PTF7/TRST	TRSTn	H-UDI	105	PTH6/AUDC	AUDCK	H-UDI
46	DB31	Data Bus31		106	MD5	Mode SEL	ENDIAN
47	PLD47	pull-down	pull-down	107	DACKn	NC	
48	DB0	Data Bus0		108	PTK0	NC	
49	PLD49	NC	pull-down	109	GND	Ground	
50	DB1	Data Bus1		110	GND	Ground	
51	GND	Ground		111	PTG0/AUD0	AUDATA0	H-UDI
52	GND	Ground		112	PTK1	NC	
53	PLD53	NC	pull-down	113	PTG1/AUD1	AUDATA	H-UDI
54	DB2	Data Bus2		114	PTE0/TDO	TDO	H-UDI
55	PLD55	NC	pull-down	115	DRAK0	NC	
56	DB3	Data Bus3		116	PTG4	NC	
57	PLD57	NC	pull-down	117	PTF1	MSINS	MSIF
58	DB4	Data Bus4		118	PTG5/ASEB	ASEBRKAKn	H-UDI
59	PLD59	NC	pull-down	119	PTF0	MSDIO	MSIF
60	GND	Ground		120	ASEMD0n	H-UDI SEL	

20.3. (CN3)

CN3 は、CompactFlash Card と Interface を取るコネクタである。

Pin No	Signal name	SH pin	Function	Pin No	Signal name	SH pin	Function
1	GND	-	GND	26	CD1n	-	Crad detect1
2	D03	DB3	Data Bus3	27	D11	DB11	Data Bus11
3	D04	DB4	Data Bus4	28	D12	DB12	Data Bus12
4	D05	DB5	Data Bus5	29	D13	DB13	Data Bus13
5	D06	DB6	Data Bus6	30	D14	DB14	Data Bus14
6	D07	DB7	Data Bus7	31	D15	DB15	Data Bus15
7	CS0n	AD5	Chip Select0	32	CS1n	AD6	Chip Select1
8	A10	-	GND	33	VS1n	-	GND
9	ATASELn	-	GND	34	IORDn	RDn	Read Strobe
10	A09	-	GND	35	IOWRn	Wen	Write Strobe
11	A08	-	GND	36	Wen	-	5.0V
12	A07	-	GND	37	INTRQ	IRQ0n	Interrupt Request
13	VCC	-	5.0V	38	VCC	-	5.0V
14	A06	-	GND	39	CSELn	-	GND
15	A05	-	GND	40	VS2n	-	5.0V
16	A04	-	GND	41	RESETn	-	active low reset
17	A03	-	GND	42	IORDY	WAITn	IORDY
18	A02	AD3	Address Bus2	43	INPACKn	-	not used
19	A01	AD2	Address Bus1	44	REGn	-	5.0V
20	A00	AD1	Address Bus0	45	DASPn	-	LED drive
21	D00	DB0	Data Bus0	46	PDIAGn	-	not used
22	D01	DB1	Data Bus1	47	D08	DB8	Data Bus8
23	D02	DB2	Data Bus2	48	D09	DB9	Data Bus9
24	IOCS16	IOIS16	Word tranfer	49	D10	DB10	Data Bus10
25	CD2n	-	Crad detect2	50	GND	-	GND

20.4. (CN4)

CN4 は、LCD と Interface を取るコネクタである。

Pin No	Pin name	SH pin	note	Pin No	Pin name	SH pin	note
1	VSS	-	GND	13	LOAD	CL1	
2	D0	LCD0		14	FRAME	FLM	
3	D1	LCD1		15	VDD	-	3.3V*
4	D2	LCD2		16	VDD	-	3.3V*
5	D3	LCD3		17	V_ADJ	-	20k 可変抵抗
6	D4	LCD4		18	D.OFF	DON	
7	D5	LCD5		19	VSS	-	GND
8	D6	LCD6		20	YD	AN2	
9	D7	LCD7		21	XR	-	3.3V*
10	VSS	-	GND	22	YU	-	3.3V*
11	CP	CL2		23	XL	AN3	
12	VSS	-	GND	24	VSS	-	GND

3.3V*; SH7727 汎用ポートによって電源を ON/OFF する。

20.5. (CN14)

CN14 は、LCD Inverter 用コネクタである。

Pin No	Pin name	note
1	VCC	5.0V
2	VIN	5.0V
3	ON/OFF	スイッチ S9
4	GND	